Verilog를 이용한 Simple DES 구현
Track 1 (Senior)/Major : CE (Project) 2011. 4. 30. 00:57
프로젝트는 아니었고, 가산점이 부여된 일반 개인 과제였습니다.
DES 알고리즘의 동작형태를 이해하고 직접 코딩하면 되는 내용으로 위 캡쳐 화면이 결과화면입니다.
초기설계부터 완성까지 약 4시간 걸렸는데 컴포넌트별 분리하고 통합하는 과정을 끝내고 실행했을 때
단번에 돌아가는 프로그램을 보면 그 짜릿함은 이루 말로 다 할 수 없습니다.
조금 더 스케일이 커졌다면 이야기는 달라졌겠지만요. (-_-;)
'Track 1 (Senior) > Major : CE (Project)' 카테고리의 다른 글
| DB 기초 최종 과제 (0) | 2011.06.19 |
|---|---|
| Network Term Project (2) | 2011.05.16 |
| GeekOS (OS Project) (2) | 2011.04.30 |
| MFC 프로젝트 (2) | 2011.04.30 |
| MU0 CPU Design (4) | 2011.04.15 |
